Новости за день

Детально о базовом модуле процессоров AMD Zen
Уже известно, что минимальной структурной единицей или базовым модулем процессоров компании AMD на архитектуре Zen станет блок из четырёх вычислительных ядер. На днях на конференции Hot Chips 28 компания AMD сделала доклад, в ходе которого пролила чуть больше света на архитектуру процессоров поколения Zen. Так, базовый блок из четырёх ядер получил название CPU Complex или сокращённо CCX.
Блок-схема базового блока на ядрах AMD Zen
Блок-схема базового блока на ядрах AMD Zen

На каждые четыре ядра отведена разделяемая память L3 объёмом 8 МБ. Массив кэш-памяти L3 разделён на четыре области по 2 МБ, каждая из которых, в свою очередь, разделена на две подобласти по 1 МБ. Ассоциативный доступ к кэш-памяти L3 — 16-канальный. Все ядра имеют одинаковый по скорости доступ к массиву L3, что исключает перекосы в работе.
Блок-схема одного ядра AMD Zen
Блок-схема одного ядра AMD Zen

Каждое из ядер может создавать два вычислительных потока или 8 потоков на базовый модуль. Блок предсказания ветвления в каждом ядре улучшен и теперь даёт возможность организовать по два потока на целевой буфер (BTB). Полностью новым решением стала организация большой по ёмкости кэш-памяти для микроопераций (Op cache). Это новшество улучшит пропускную способность и одновременно снизит задержки. Блок для обработки целочисленных значений получил 6 конвейеров, 4 ALU и 2 AGU (Address Generation Units). Блок генерации адреса (AGU) использует 32 Кбайт кэш-памяти L1 (8-канальный множественно-ассоциативный кэш) с обратной записью. Это примечательно, поскольку до этого AMD использовала кэш со сквозной записью, что в ряде случаев вело к задержкам при обработке кода.
Автор: GreenCo Дата: 23.08.2016 12:32
ARM разработала масштабируемые векторные инструкции
До сих пор вычислительную архитектуру компании ARM в серверном сегменте представляла традиционная 64-разрядная архитектура с поддержкой инструкций ARMv8. Новая разработка — в виде векторных инструкций с изменяемой разрядностью (scalable vector extensions, SVE) — даёт возможность вывести процессоры с поддержкой инструкций ARM в сегмент суперкомпьютеров.
Сумма, которая ведёт к умножению: ARM знает, как победить Intel на рынке суперкомпьютеров
Сумма, которая ведёт к умножению: ARM знает, как победить Intel на рынке суперкомпьютеров

На конференции Hot Chips 28 представитель компании ARM сообщил, что новые векторные расширения SVE будут поддерживать разрядность инструкций от 128 бит до 2048 бит с шагом 128 бит. Расширения SVE будут доступны всем компаниям, лицензирующим традиционную 64-битную архитектуру. В отличие от традиционной векторной 128-битной системы команд SIMD NEON, расширения SVE нацелены на обработку обычных данных, а не изображений. Однажды написанный с использованием SVE код не потребуется переделывать под новые процессоры. Исполнение и распараллеливание кода будет происходить автоматически, в зависимости от возможностей совместимого с системой SVE процессора. Так, совместимые с SVE ARM-процессоры могут иметь любую пиковую разрядность в пределах от 128 до 2048 бит.
Компания Fujitsu видит в использовании инструкций ARM SVE прорыв и будет его использовать
Компания Fujitsu видит в использовании инструкций ARM SVE прорыв и будет его использовать

К примеру, первой о разработке ARM-процессора на 64-разрядной архитектуре ARMv8 с поддержкой SVE сообщила компания Fujitsu. Будущий ARM процессор Fujitsu будет поддерживать 512-битный SIMD SVE, что сделано с целью сохранить совместимость с 256-битной системой команд процессоров SPARC и существующей системой I/O-команд компьютерной платформы компании. Новые процессоры станут основой будущего суперкомпьютера Fujitsu с производительностью на уровне одного экзафлопс, который планируется ввести в строй в 2020 году.
Автор: GreenCo Дата: 23.08.2016 13:25